W szybkich konwerterach danych i konstrukcjach radiowych 5G źródła częstotliwości często stanowią ukryte wąskie gardła. W miarę wzrostu szybkości transmisji danych i przenoszenia się sieci 5G do wyższych pasm wymagania dotyczące wydajności stają się coraz trudniejsze do spełnienia. Lista wymagań stale się powiększa, a jej kierunek często jest sprzeczny z celami wydajnościowymi.
Podobnie jak fundament budynku, zmiany będą miały wpływ na wszystko, co zbudowane jest na źródle częstotliwości. Podstawą jest zegar lub lokalny oscylator sterowany napięciem (VCO), którego wszelka niestabilność rozprzestrzenia się w całym systemie, niezależnie od tego, jak dobrze zaprojektowano pozostałe części.
Rdzeniem każdego syntezatora częstotliwości jest pętla synchronizacji fazowej (zwana dalej PLL). PLL to mechanizm blokujący częstotliwość wyjściową na precyzyjnym poziomie odniesienia i utrzymujący ją na stałym poziomie. Odróżnia stabilne, kontrolowane źródło częstotliwości od oscylatora dryfu.
Nowoczesne zastosowania, takie jak radia, radary, układy fazowane, wielopasmowy sprzęt testowy i infrastruktura bezprzewodowa wymagają ciągłego przeskakiwania między różnymi częstotliwościami, aby uniknąć zakłóceń, obsługiwać wielokanałowość lub elektronicznie wykonywać modulację wiązki. Za każdym razem, gdy system zmienia częstotliwość, jego PLL musi zostać ponownie zablokowany. Wcześniej sygnał był niestabilny i w zasadzie bezużyteczny. Czas ponownego zamknięcia wpływa bezpośrednio na szybkość reakcji całego produktu.
Konwertery danych działają na zasadzie pomiaru sygnałów wejściowych w precyzyjnych, regularnych odstępach czasu, zazwyczaj miliony razy na sekundę. Zegar wyznacza czas każdego pomiaru. Jakakolwiek niepewność taktowania (zwana także jitterem) w zegarze powoduje, że pomiar następuje w niewłaściwym czasie, wprowadzając tym samym błędy, które objawiają się szumem na wyjściu. Im szybszy sygnał, tym poważniejszy efekt.
W radiu 5G ten sam problem występuje w różnych postaciach. Lokalny oscylator precyzyjnie umieszcza sygnał radiowy na właściwej częstotliwości. Szum fazowy w źródle zegara jest przekształcany w jitter próbkowania, co bezpośrednio ogranicza współczynnik SNR przetwornika i ostatecznie wpływa na wskaźniki na poziomie systemu, takie jak amplituda wektora błędu (EVM).
W obu przypadkach wyniki są takie same: niepewność źródła częstotliwości doprowadzi do błędu, którego nie będzie można skorygować dalej. Przetwornik o doskonałych parametrach dynamicznych może osiągnąć swój docelowy wskaźnik wydajności tylko wtedy, gdy napędzający go zegar jest równie dokładny.
W rzeczywistości szum fazowy syntezatora określa, jak duża niepewność taktowania jest skumulowana w sygnale zegara (reprezentowana przez jitter RMS, który jest pojedynczą wartością reprezentującą średnią wielkość tych błędów taktowania), a tym samym określa, ile szumu i budżetu zniekształceń zostało pochłonięte przez konwerter przed digitalizacją sygnału.
Rozważania projektowe
Projektując szybkie konwertery danych i aplikacje 5G, należy wziąć pod uwagę różne kompromisy, które mogą mieć wpływ na wydajność:
Szum fazowy określa szum tła i wyznacza górną granicę zakresu dynamiki w celu określenia najlepszej rozdzielczości sygnału, jaką można osiągnąć, niezależnie od tego, jak wyjątkowy jest on pod innymi względami. W radiu 5G określa, czy na odbiorniku da się zdekodować schemat modulacji.
Zakres częstotliwości określa elastyczność. Syntezator, który może pokryć docelowe pasmo częstotliwości bez zewnętrznego podwajania lub podziału częstotliwości, może uprościć projekt, zmniejszyć liczbę komponentów oraz wyeliminować szum i złożoność wprowadzane przez te dodatkowe kaskady.
Czas blokady określa, jak szybko system może przełączać kanały lub reagować na warunki dynamiczne – jest to istotne w zastosowaniach związanych ze przeskakiwaniem częstotliwości i sterowaniem wiązką.
PLL blokuje swoje wyjście do częstotliwości poprzez ciągłe porównywanie i korygowanie swojego wyjścia do wartości odniesienia. Ten proces korekcji jest kontrolowany przez pętlę sprzężenia zwrotnego, która, jak każda pętla sprzężenia zwrotnego, wymaga czasu na ustabilizowanie się, ponieważ pętla musi wykryć błąd, zareagować i ustabilizować się, zanim będzie można użyć sygnału wyjściowego.
W tradycyjnych konstrukcjach szerokość pasma pętli, która określa szybkość reakcji PLL, wpływa również bezpośrednio na wydajność szumu fazowego. Rozszerzanie pętli w celu przyspieszenia blokady pogorszy szum fazowy. Zmniejszanie pętli w celu poprawy szumu fazowego może negatywnie wpłynąć na czas blokady. Ten zasadniczy kompromis oznacza, że projektanci muszą wybrać, co jest ważniejsze dla ich zastosowania i ponieść konsekwencje tego wyboru.
Najnowsza generacja zintegrowanego syntezatora częstotliwości z ułamkowym podziałem N bezpośrednio rozwiązuje te kompromisy. Wczesne rozwiązania zmusiły projektantów do wyboru pomiędzy wydajnością w zakresie szumów fazowych a integracją, podczas gdy nowsze urządzenia łączyły w sobie bardzo niski poziom szumów fazowych, szerokie pokrycie częstotliwości, krótki czas blokady i kompaktową obudowę, integrując części, które wcześniej wymagały wielu dyskretnych komponentów w jedno rozwiązanie.
W przypadku zegara przetwornika danych oznacza to, że szum tła źródła częstotliwości nie stanowi już ograniczenia zakresu dynamicznego systemu. W przypadku konstrukcji radia 5G oznacza to, że osiągnięcie wymagających docelowych amplitud wektora błędu staje się rozwiązanym problemem źródła częstotliwości, a nie problemem, który należy wokół niego opracować.
Nowoczesne systemy RF zazwyczaj wykorzystują syntezator PLL z ułamkowym podziałem N do generowania zegara próbkującego i lokalnego oscylatora. Chociaż architektury te umożliwiają niezwykle precyzyjną rozdzielczość częstotliwości, modulacja współczynnika podziału częstotliwości wprowadza szum ilościowy i ułamkowe zakłócenia, które wpływają na ogólną krzywą szumu fazowego. Szum wytwarzany przez wzmacniacz lub filtr będzie miał wpływ na sygnał, ale szum wytwarzany przez źródło częstotliwości zniszczy odniesienie, podczas gdy słaba odniesienie zniszczy wszystkie moduły zależne od odniesienia.
Wbudowany układ VCO upraszcza projektowanie płytek drukowanych
Szerokopasmowa synteza częstotliwości tradycyjnie oznaczała składanie łańcuchów sygnałowych z dyskretnymi komponentami (zewnętrzne VCO, PLL, bufory itp.) i wynikające z tego trudności z układem. Firma Analog Devices, Inc. (ADI) upraszcza projekt płytki drukowanej, integrując VCO w rozwiązaniu chipowym, integrując cały łańcuch sygnałowy w jednym urządzeniu i zapewniając możliwości szybkiej kalibracji w celu przeskakiwania częstotliwości bez poświęcania szumu fazowego i wydajności jittera wymaganej w przypadku projektów radiowych 5G i szybkich konwerterów danych.
Przełączanie częstotliwości nie odbywa się za jednym pociągnięciem. Kiedy PLL otrzymuje polecenie przełączenia na nową częstotliwość, musi przejść przez trzy różne etapy, zanim sygnał wyjściowy będzie mógł zostać zmieniony na dostępną częstotliwość. Początkowo otrzymuje polecenie przełączenia. Następnie wyszukuje wewnętrznie odpowiednie ustawienia, aby uzyskać wymaganą częstotliwość; Ta faza wyszukiwania jest najwolniejszą częścią i zwykle trwa od 100 do 250 mikrosekund w nowoczesnych urządzeniach szerokopasmowych. Na koniec stabilizuje się, aby zapewnić, że sygnał wyjściowy jest wystarczająco czysty i dostępny.
Seria ADF4382 ADI bezpośrednio rozwiązuje problem wolnych łączy pośrednich. W celu szybkiej kalibracji nie ma potrzeby ponownego wyszukiwania za każdym razem, gdy wymagane jest przełączenie częstotliwości, ale zamiast tego wykorzystuje wbudowaną tabelę przeglądową zawierającą wstępnie obliczone ustawienia dla znanych punktów w 32 zakresach częstotliwości. Gdy wymagana jest nowa częstotliwość, znajduje dwa najbliższe punkty przechowywania i dokonuje interpolacji między nimi, dzięki czemu niemal natychmiast dostępne są prawidłowe ustawienia. W ten sposób całkowity czas blokady można skrócić do 10 mikrosekund, przy minimum 2 mikrosekundach.